《科技》新思DesignWare IP於臺積電N5製程傳捷報

新思科技今(15)日宣佈其廣泛的DesignWare介面、邏輯庫、嵌入式記憶體和PVT監視器IP解決方案，讓客戶在臺積電N5製程中實現多項首度通過矽晶設計成功案例，已獲得20多家領先的半導體公司採用。

新思表示，半導體廠商選擇DesignWare IP解決方案，以滿足其先進的車用ADAS和資訊娛樂、AI加速器、伺服器、網路和行動系統單晶片(SoC)設計對功耗、效能與面積(PPA)的嚴格要求。有了多項客戶矽晶設計成功的經驗，新思科技DesignWare IP和VC驗證IP獲得業界廣泛採用，讓設計人員在整合IP時能更具信心，並大幅降低SoC整合的風險。

臺積電設計建構管理處副總經理Suk Lee表示，臺積電與長期生態系統合作伙伴新思密切合作，讓雙方客戶能從基於臺積電先進製程技術的廣泛高品質IP組合中獲益。用於臺積電N5製程的DesignWare IP具備最佳的PPA，是最先進的晶圓代工解決方案，讓設計人員充分受益於先進製程之際，能快速提供差異化產品並向量產推進。

新思IP行銷策略資深副總裁John Koeter表示，新思一直與臺積電合作，提供功能豐富並通過矽晶驗證的IP，讓設計人員能夠利用臺積電最先進的製程，包括N5和具備強大規劃藍圖的N3，滿足汽車、高效能運算和AI設計對資訊密集的需求。用於臺積電N5製程的DesignWare IP組合獲得廣泛採用，代表客戶對新思科技IP的持續信任，新思的IP能讓客戶降低整合風險，並更快地將產品推向市場。

新思用於臺積電N5製程，目前已上市的DesignWare IP內容包括eUSB2、USB 2.0、USB 3.1、USB-C 3.1、USB-C 3.1/DP、PCIe 3.0/5.0、112G乙太網路、裸晶對裸晶(Die-to-Die)HBI、LPDDR5/4/4X、DDR5/4、HBM2E、MIPI C-PHY/D-PHY、多重協定32G PHY、邏輯庫、嵌入式記憶體，以及晶片內感測與PVT監控。

新思用於臺積電N5製程，預計於2021年下半年上市的DesignWare IP內容包括用於USB-C 3.2、USB 4.0、PCIe 4.0、112G USR/XSR裸晶對裸晶、多重協定16G PHY、HDMI 2.1、DisplayPort和MIPI M-PHY的DesignWare IP。