三星最後的防線，失守？

如果您希望可以時常見面，歡迎標星收藏哦~

三星現在感到很慌。

並不是自家的三星手機賣不動了，而是在存儲市場份額依舊保持領先的情況下，被另一家韓國廠商在技術上不斷超越。

據韓媒消息，近日SK海力士宣佈已開始量產全球首款321層1Tb TLC NAND閃存，該產品通過垂直堆疊321層存儲單元，每個單元可存儲3比特數據，實現了1Tb的總容量，新產品的數據傳輸速度較上一代提升12%，讀取性能提高13%，並且數據讀取的電力效率提升超過10%。

值得注意的是，這一進度已經快於業內NAND龍頭三星，SK海力士相關人士表示：“通過321層NAND，我們計劃積極響應人工智能（AI）低功耗高性能的新興市場，逐步擴大產品應用範圍。”

這一消息迅速在存儲業界引發了熱議，從DRAM到HBM，再到NAND，三星一再落後於海力士，這位巨頭精心經營三十餘年的存儲帝國，真的要面臨一場崩塌了嗎？

HBM落後

先是目前業界最熱的HBM，毫無疑問，SK海力士無論是市場份額還是技術推進，都遙遙領先於三星。

HBM的歷史可以追溯到十多年前，AMD在收購ATI後，開始研究更先進的顯存技術，當時的GDDR陷入到了內存帶寬和功耗控制的瓶頸，而AMD就打算用先進的TSV技術打造立體堆棧式的顯存顆粒，讓“平房”進化爲“樓房”，通過硅中介層讓顯存連接至GPU核心，最後封裝到一起，實現顯存位寬和傳輸速度的提升。

當時AMD的合作伙伴就是SK海力士，經過多年研發後，兩家廠商聯合推出了初代HBM產品，這一產品也被定爲了JESD235行業標準，初代HBM的工作頻率約爲1600 Mbps，漏極電源電壓爲1.2V，芯片密度爲2Gb（4-hi），帶寬達4096bit，遠超GDDR5的512bit。

新技術的誕生並非一帆風順，AMD後續在消費端顯卡里取消了HBM顯存，而海力士也沒有因爲這一新內存標準而獲利，此時三星卻找到了機會，通過這一通用的行業標準，三星成爲了英偉達Tesla P100顯卡中HBM2顯存的供應商，這也成了三星的高光時刻之一。

但三星在HBM上的優勢並未保持多久，2021 年 10 月，海力士率先量產HBM的第四代產品——HBM3，截至目前，SK海力士幾乎包攬了英偉達的HBM3的供應，曾經更快量產HBM2的三星，卻還沒有明顯的HBM3的供應表現。

問題出在了哪裡呢？

原來在HBM這項技術上，三星和SK海力士各自採用不同的封裝方法。SK的選擇是迴流焊成型底部填充 (MR-MUF) 方法，在烤箱中同時烘烤所有層，而三星則採用了熱壓縮非導電膜 (TC NCF) 技術，在每層之間用薄膜堆疊芯片。

SK海力士的 MR-MUF 技術可一次性封裝多層 DRAM。在 DRAM 下方，有用於連接芯片的鉛基“凸塊”，MR 技術涉及加熱並同時熔化所有這些凸塊以進行焊接。連接所有 DRAM 後，將執行稱爲 MUF 的工藝來保護芯片，通過注入一種以出色的散熱性而聞名的環氧密封化合物來填充芯片之間的間隙並將其封裝起來，然後通過施加熱量和壓力使組件變硬，從而完成 HBM。SK海力士將此過程描述爲“像在烤箱中烘烤一樣均勻地施加熱量並一次性粘合所有芯片，使其穩定而高效。”

三星的 TC NCF 被稱爲“非導電薄膜熱壓”，與MR-MUF略有不同。其每次堆疊芯片時，都會在各層之間放置一層非導電粘合膜。該膜是一種聚合物材料，用於將芯片彼此隔離，並保護連接點免受衝擊。三星逐步降低了 NCF 材料的厚度，將其降至 12 層第五代 HBM3E 的 7 微米 (µm)。三星表示：“這種方法的優點是可以最大限度地減少隨着層數增加和芯片厚度減小而可能發生的翹曲，使其更適合構建更高的堆棧。”

但三星顯然出現了判斷失誤，TC NCF遠不如MR-MUF來得穩定，據海外分析師表示，三星HBM3芯片的生產良率約爲10%~20%，而SK海力士的HBM3良率可達60%~70%。

韓國業內人士表示：“三星似乎在用於 HBM 封裝的 TC-NCF 工藝中面臨產能問題，僅僅因爲他們在內存半導體領域的主導地位，就認爲他們的技術天生就適用，這種想法已經過時了。三星的HBM3E樣品的功耗是SK海力士的兩倍多，這些問題導致人們批評其性能相對於功耗太低。”

儘管三星已經在盡力解決自己HBM芯片的過熱問題了，但截至目前爲止，三星所生產的HBM3E還沒有正式進入英偉達的供應鏈，據彭博社24日報道，英偉達首席執行官黃仁勳表示，爲了批准三星電子的供貨，正在儘快進行工作，正在討論HBM3E 8層堆疊和12層堆疊都接受供貨的方案。

而與之形成鮮明對比的，是SK海力士的HBM3E早已成爲英偉達指定供應商，不出意外的話，B200芯片首批出貨只會使用SK海力士的HBM。

DRAM折戟

而後是存儲行業的頂樑柱——DRAM，三星也出現了頹勢。

三星過去在DRAM領域獨步全球的原因很簡單，就是把微縮工藝技術做到了遙遙領先。DRAM微縮工藝的重要性在於它直接影響產品性能。隨着電路線寬的縮小，DRAM的集成度提高，從而提升了性能和電源效率。這意味着電子設備的響應速度更快，電池消耗更少。此外，隨着可以從一塊晶圓上製造的半導體數量增加，生產效率也得到了提高。

DRAM微縮工藝從30納米、20納米逐步演進到10納米，三星電子在此過程中一直佔據壓倒性優勢。10納米級DRAM按1x（第一代）-1y（第二代）-1z（第三代）-1a（第四代）-1b（第五代）的順序生產。三星早在2016年第一季度就宣佈率先量產10納米級1x工藝，而SK海力士和美光則幾乎晚了整整一年纔開始量產，從10納米級的1x到1z，三星都是毋庸置疑的第一，從技術和市場上都對另外兩家形成了碾壓之勢。

但是變數就出現在了第四代上，2021年1月，美光宣佈率先量產10納米級第四代（1a）DRAM，改變了過往三星具備絕對統治力的格局。隨着DRAM進入10納米級工藝，微縮技術難度大幅增加，過去通過改良氟化氬（ArF）光刻設備來推進的微縮工藝已達到極限，從2022年開始，大家普遍認爲三星、SK海力士和美光的DRAM技術本質上已處於同一水平線上，

在氟化氬設備達到極限的現階段，極紫外（EUV）光刻設備登上了舞臺，作爲利用極紫外光在芯片上刻畫超微細電路的下一代半導體生產設備，其被視爲突破現有設備技術限制的替代方案。

在10納米級第四代開發工藝中，三星和SK海力士率先引入了EUV光刻技術，而美光的做法稍有不同，它採用了傳統光刻設備進行多次細微電路刻畫的“多重圖案化”技術，從而更快地實現了微縮工藝轉換。儘管這種方法不需要完全改變現有方式，但由於需要多次刻畫電路，也會帶來工藝步驟增加，生產效率下降等問題。

三星電子在10納米級第四代時微縮工藝轉換速度變慢的原因，被分析認爲是研發組織的官僚化和EUV工藝轉換中的試驗錯誤等多種因素共同作用的結果。三星電子的一位高層人士解釋說：“在微縮工藝進入10納米級時，芯片設計和生產的複雜性增加，而管理層在獲得下一代技術方面顯得過於自滿，特別是EUV設備在優化DRAM生產上花費了相當長的時間。”

儘管在今年 5 月，三星成爲第一家開始生產第五代 10nm (1b) DDR5 DRAM 的內存製造商，比 SK Hynix 提前 10 天，但這種領先並未保持多久。

SK 海力士在今年8月底表示，已經開發出第六代 10 nm（1c）16Gb DDR5 DRAM，成爲第一家實現這一目標的內存製造商，領先於國內競爭對手三星，其表示，將於明年開始供應其最新款DRAM。

對於三星來說，HBM或許是一個小小的失利，而DRAM的落後似乎已經敲響了警鐘。

NAND露怯

最後是NAND，三星也輸給了SK海力士

在SK海力士量產300層NAND前，NAND業界最高堆疊層數爲200多層，而由它率先推出300層產品的消息，讓三星內部感受到了危機感。

值得一提的是，最早將NAND單元從水平排列轉爲垂直堆疊的技術正是由三星電子在2013年推出的“V-NAND”。自那以後，NAND行業便以堆疊層數的提升作爲技術競爭的標準。一位三星電子內部人士表示：“在上一代產品中，我們曾通過調整量產準備的評價基準或條件，努力搶佔首發開發時點，但如今面對SK海力士日益增強的技術實力，這也變得不易。”

過去幾年時間，三星、SK海力士、美光一直在NAND展開競爭。美光於2021年初先於三星、SK海力士量產176層NAND閃存，並於2022年底率先商用化232層產品，一度被評價具有技術優勢。不過，在2023年5月生產出全球首款238層產品後，SK海力士以先發300層產品的方式，在三大存儲公司中佔據領先地位。另一方面，三星電子預計將跳過300層NAND閃存，專注於400層NAND。

有意思的是，雖然過去NAND閃存相較於DRAM在AI市場的紅利中所獲不多，但近期情況發生了變化。爲了支持數據中心的AI計算，對快速且高性能的固態硬盤（SSD）的需求迅速增加，企業級SSD（eSSD）成爲增長熱點，其需求量正迅速逼近HBM的水平。SK海力士正成爲AI驅動NAND需求增長的最大受益者之一，2023年第三季度，SK海力士的eSSD銷售額同比增長了430%，佔其整體SSD銷售額的60%。

SK海力士正在加速擴展以eSSD爲核心的NAND競爭力。最近，SK集團會長崔泰源接任SK海力士子公司Solidigm的董事會主席。Solidigm是唯一實現四階單元（QLC）NAND量產的企業，並引領着eSSD的供應。QLC每個存儲單元可容納4比特數據，具有更高的容量效率，因此被認爲是滿足AI數據中心高容量需求的理想選擇。

韓國業內人士指出：“AI數據中心比PC和移動設備更需要高容量和高速度的存儲設備。雖然SSD性能優於HDD，但價格一直是門檻，而基於QLC的產品因其在容量和成本效率上的優勢，正受到AI數據中心的青睞。”

對於三星來說，NAND是必須守住的最後防線。一直穩居存儲行業龍頭的三星，正因AI帶來的行業變化，先後在HBM和DRAM市場中被“多年老二”SK海力士追趕甚至超越。在HBM市場，SK海力士已完全佔據最大客戶英偉達的訂單；而在下一代DRAM（D1c）量產競賽中，SK海力士也被認爲稍佔優勢。

一位業內人士表示：“如果繼DRAM和HBM之後，連NAND領域也被三星允許SK海力士追趕成功，那麼對於SK海力士來說，將形成象徵性意義的‘三連擊’。儘管目前三星的市場份額仍然遙遙領先，但SK海力士依託快速增長的eSSD市場，有可能迅速縮小這一差距。”

至於三星的400層NAND，距離量產還有相當長一段時間。據瞭解，三星計劃於2026年推出被視爲“AI時代必備半導體”的“大容量、高散熱”新型產品——BV NAND閃存（Bonding Vertical NAND Flash）。

這一新概念產品結合了三星在2013年全球首創的V NAND技術（通過垂直堆疊存儲單元以最大化容量）和新型接合（Bonding）技術，可以實現超過400層的垂直堆疊。

根據《韓國經濟日報》28日獲取的三星存儲半導體開發計劃，DS部門計劃於2026年開始生產400層以上堆疊的BV NAND。目前，NAND閃存在一片晶圓上設計有負責控制的外圍電路（Peripheral Circuit），在其上方最多堆疊286層存儲單元。然而，由於在單元堆疊過程中下方外圍電路的損壞及散熱能力下降，難以進一步增加堆疊高度。

三星表示，其採用了一種新型鍵合技術：先完成存儲單元的堆疊，再將另一片晶圓上製造的外圍電路接合到單元之上，這一技術將大幅提升產品的性能和穩定性。

三星大肆宣傳自己的400層NAND已在路上，但目前在堆疊上的落後已經形成，恐怕短時間內難以挽回。

前所未有大變革

面對三大技術的落後，三星又開始了大刀闊斧的改革。

據韓媒報道，三星在11月27日對其半導體部門領導層進行了大規模調整，任命了內存和代工業務的新負責人，同時保持了副會長鄭英賢和韓宗熙的雙重領導地位。這些變動是公司爲提升全球芯片市場競爭力而進行的2025年度高管換屆的一部分。

此次三星人事調整包括兩位高管晉升爲總裁，另外七人被任命到新崗位。負責設備解決方案（DS）部門的副會長鄭英賢將直接監管內存業務，接替總裁李正培。鄭英賢將在七年後重返這一角色，上一任內存部門領導職務是在2017年。

面臨困難的代工業務在經歷了數次季度虧損後，將由前設備解決方案美國公司總裁兼執行副總裁韓晉滿領導。韓晉滿此次晉升爲總裁，擁有豐富的DRAM和NAND閃存設計以及芯片部門戰略營銷經驗。

爲提升代工部門的競爭力，三星設立了新的首席技術官（CTO）職位，並任命前FAB工程與運營總裁南錫宇擔任該職務。南錫宇是半導體工藝開發和製造專家，曾領導三星半導體研發中心的所有內存產品的工藝開發。

三星電子半導體技術負責人近日表示，對當前三星電子股價的下跌表現出信心，認爲“只需一年時間便可恢復”。他還強調，下一代DRAM和NAND閃存技術正按計劃推進，不會出現任何延誤。據悉，三星電子最快將在27日進行管理層調整，業界關注這次調整是否會對半導體部門（DS部門）進行大幅度人事更替。

值得一提的是，三星電子設備解決方案（DS）部門首席技術官（CTO）宋在赫日前面向半導體研究所員工還進行了管理現狀說明會。他表示：“在私下場合，經常有人問起三星電子的股價，我也是這樣回答的。”半導體研究所是三星電子DS部門的核心組成部分，專注於下一代半導體器件結構與工藝技術的研發，被視爲研發的“大腦”。

宋在赫的發言顯示了對順利推進下一代技術開發的信心。他指出，用於下一代產品10納米（nm，十億分之一米）以下DRAM的核心技術正在穩步開發中。業界通常以電路線寬作爲評判DRAM性能的標準。當前商用的DRAM產品爲10納米級技術，已經歷第一代、第二代和第三代的技術演進。

然而，當DRAM的電路線寬小於10納米時，現有結構難以突破微縮化極限，因此需要引入新結構（如VCT）以及支撐該結構的核心技術。尤其在10納米以下技術中，存儲數據的單元被設計爲垂直結構是其顯著特點。宋CTO當天所提及的“低溫結技術”和“接合技術”正是支持新結構的代表性關鍵技術。

他表示：“低溫結技術和接合技術的開發均按照今年設定的時間表順利推進。”結（Junction）指的是兩種具有不同特性的半導體材料結合的界面。通常情況下，製造結時需要對接合部位進行高溫處理，類似於將新磚塊嵌入堅硬的磚牆結構時需要加熱磚牆以創造縫隙。然而，在垂直單元結構中，高溫可能會損壞已完成層的電路或器件，因此低溫技術具有優勢。此外，由於單元採用垂直堆疊，連接上下晶圓的接合技術也成爲關鍵。

宋在赫還對NAND閃存技術表示了信心。他強調，下一代NAND產品V10的開發也將按目標性能和時間表推進。

對於如今的三星來說，只能靠奮起直追來彌補已經形成的差距。

需要注意的是，三星當然不是全面落後，作爲和一度和英特爾平起平坐的芯片巨頭，還是有些壓箱底的技術在的。

例如，在今年10月，三星展示了其在CXL技術方面的進展，CXL是一種旨在提高CPU、GPU和內存之間數據傳輸效率和速度的技術，有望在下一代AI和計算工作負載中發揮關鍵作用，其計劃在2024年底前量產符合CXL 2.0協議的256GB CMM-D，且同聯想一道完成了業界首個 128GB CMM-D CXL 內存模塊聯合驗證。

又比如，在今年11月，三星分享了它在PIM（內存處理）上的進展，這是一種新型AI芯片，可同時存儲和處理數據，從而顯着降低功耗，其於2021年開發了首款HBM-PIM芯片，將AI處理器集成到HBM芯片中以優化效率，目前三星正在和AMD合作來推進這一技術的發展。

但三星和英特爾一樣尷尬的是，這些看起來領先的技術短時間內無法快速轉化市場中的競爭力，它給出了一張看似美好的藍圖，但怎麼樣變爲現實，這或許是許多人真正關心的。

半導體精品公衆號推薦

專注半導體領域更多原創內容

關注全球半導體產業動向與趨勢

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。

今天是《半導體行業觀察》爲您分享的第3961期內容，歡迎關注。

『半導體第一垂直媒體』

實時 專業 原創 深度

公衆號ID：icbank

喜歡我們的內容就點“在看”分享給小夥伴哦